[STAGE] - Interconnect design
❓ Contexte
Dans le cadre du développement de nos futurs produits, nous devons continuellement évaluer les nouvelles technologies devenant disponibles afin de proposer des solutions à la pointe de progrès. Dans cette optique, nous souhaiterions faire une étude comparative (en termes de pure performance en fréquence, taille et énergétique) et qualitative (en termes d’expérience utilisateur) de deux solutions d’interconnexion pour des systèmes numériques intégrés complexes.
L’objectif final de ce stage est de rendre une étude comparative chiffrée et argumentée des solutions étudiées qui servira de base de travail pour la sélection de nos futures solutions d’interconnexion
🎯 Description du stage
Encadré(e) par des ingénieurs expérimentés, vous serez amené(e) à :
• Définir une ou plusieurs configurations de réseau d’interconnexion commun dans nos produits.
• Prendre en main les environnements de développement des fournisseurs d’IP d’interconnexion faisant l’objet de l’étude.
• Générer les éléments HW à partir des configurations choisies.
• Estimer par des essais de synthèse et de P&R les performances des solutions comparées.
• Rédiger un document résumant l’étude pour futur usage interne.
💻 Apports pédagogiques
Ce stage vous permettra de développer des compétences recherchées dans le domaine du développement de systèmes numériques complexes sur silicium :
• Prise en main d’IP commerciaux professionnels utilisés dans la grande majorité des circuits intégrés complexes existants.
• Exploration architecturale et micro architecturale de solution d’IP .
• Développement de description RTL dans un environnement professionnel.
• Exposition aux flots de conception de circuit numériques depuis la spécification jusqu’à une implementation physique
• Rédaction de documents et de rapports techniques clairs et argumentés.
Objectif final
À l’issue du stage, l’étudiant(e) aura remis un document comparatif qui aidera à la prise de décision dans le choix des solutions des futurs produits de SiPearl.
➕Compétences requises
• Connaissances en architecture des systèmes numériques complexes.
• Connaissance des flots de conception numériques, RTL, synthèse, placement/routage.
• Autonomie, esprit d’initiative et goût pour le travail en équipe
📍Localisation : Grenoble
- Department
- SoC & IP engineering
- Role
- IP & Chiplets Design
- Locations
- Grenoble
Grenoble
About SiPearl
SiPearl is building Rhea, the high-performance, low-power European microprocessor dedicated to supercomputing and AI inference.
This new generation of microprocessors will first target EuroHPC Joint Undertaking ecosystem, which is deploying world-class supercomputing infrastructures in Europe for solving major challenges in medical research, artificial intelligence, security, energy management and climate with a reduced carbon footprint. 🌱
SiPearl is working in close collaboration with its 30 partners from the European Processor Initiative (EPI) consortium - leading names from the scientific community, supercomputing centers and industry - which are its stakeholders, future clients and end-users.
SiPearl employs more than 200 people in:
- France (Maisons-Laffitte, Grenoble, Massy, Sophia Antipolis),
- Spain (Barcelona)
- and Italy (Bologna)