[STAGE] Analyse de solution outil au sein de l'équipe DfT
🎯 Description du stage
1. Programmation d’une PLL avec l’outil Tessent (ramp-up)
• Prise en main de l’environnement Tessent.
• Étude du réseau IJTAG et rédaction des fichiers ICL.
• Programmation de la PLL via des fichiers PDL, avec définition d’un plan de vérification.
• Simulation de la PLL
2. Étude de l’ATPG avec Tessent
• Génération d’une configuration de scan chain.
• Création de patterns ATPG pour atteindre une couverture de test cible.
• Exécution de simulations GLS pour validation
3. Flow RTL-to-ATPG avec l’outil Synopsys
• Partir d’un RTL pour insérer la DFT incluant l'insertion logique et la génération de scan chains.
• Génération des patterns de test en vue d’atteindre la couverture souhaitée.
• Analyse comparative entre les solutions Synopsys et Tessent (en termes de couverture, complexité du flow, et temps de traitement).
📍 Localisation : Grenoble ou Sophia-Antipolis
- Département
- Hardware
- Localisations
- Grenoble , Valbonne Sophia Antipolis
Ă€ propos de SiPearl
SiPearl développe Rhea, le microprocesseur européen haute performance et basse consommation dédié au supercalcul et à l’inférence d’intelligence artificielle.
Cette nouvelle génération de microprocesseurs s’adressera d’abord à l’écosystème d’EuroHPC qui déploie des supercalculateurs de classe mondiale en Europe pour résoudre des défis majeurs dans la recherche médicale, la sécurité, l'intelligence artificielle, la gestion de l’énergie et le climat, avec une empreinte environnementale réduite. 🌱
SiPearl travaille en étroite collaboration avec ses 30 partenaires du consortium European Processor Initiative (EPI) - grands noms de la communauté scientifique, des centres de calcul intensif et de l'industrie - qui sont ses parties prenantes, futurs clients et utilisateurs finaux.
SiPearl emploie plus de 200 personnes en :
- France (Maisons-Laffitte, Grenoble, Massy, ​​Sophia Antipolis),
- Espagne (Barcelone)
- et Italie (Bologne)