Missions

• Expérience dans les plates-formes d’émulation matérielle et les outils tels que Veloce
• Développement RTL dans Verilog, SystemVerilog (transacteurs et moniteurs DPI)
• Simulation RTL (Questasim), compréhension au niveau de la porte de RTL et de la synthèse
• Développer une méthodologie de vérification, garantissant un environnement évolutif et portable à travers la simulation et l’émulation
• Compétences en programmation / script: C / C ++ / SystemC / Perl / Python
• Création de prototypes d’émulation à partir du code RTL du processeur
• Afficher le logiciel baremetal et le système d’exploitation sur les bases de données CPU mappées par émulateur
• Poste interactif au sein de l’équipe d’ingénierie, de performance et de vérification des systèmes

Qualifications et compétences requises

Vous êtes ou vous avez :

• Au moins 4 ans de conception ou d’intégration de HDL numériques
• Au moins 2 ans de vérification de la conception numérique à l’aide de SystemVerilog
• Expérience senior de la vérification basée sur la couverture et de l’utilisation des IP de vérification.
• Expérience de l’utilisation d’outils de gestion de la vérification.
• Expérience de l’utilisation de ressources de vérification externes.
• (De préférence) Expérience du team building
• (Facultatif) Expérience des conceptions AMBA et Arm IP

Profil:
• Flexible et adaptable
• Autonome
• Excellente communication orale et écrite en anglais.