Job Description 

Relevant du chef d’équipe DfT , vous superviserez ceci :

• Lire, analyser et comprendre l’architecture du système pour dériver le concept DfT
• Identifier, générer et intégrer les IP DfT nécessaires au niveau RTL et Netlist
• Effectuer la vérification fonctionnelle des structures DfT au niveau RTL
• Effectuer la vérification spécifique au test et une analyse de couverture des structures DfT au niveau RTL et au niveau Netlist
• Créer et améliorer les contraintes de synthèse pour l’équipe d’implementation
• Travailler avec les équipes de conception IP localement ou à distance
• Travailler avec les équipes de vérification localement ou à distance
• Travailler avec une société de services ASIC pour la mise en œuvre de puces dans différents fuseaux horaires

Qualifications et compétences requises

Vous êtes ou vous avez :

• Au moins 2 ans de connaissances en concept DfT et mise en œuvre au niveau RTL et/ou Netlist
• Au moins 2 ans de connaissances en Scan-Insertion (tous types), MBIST, IJTAG, Boundary-Scan
• Expérience en simulation/vérification RTL et environnement associé
• Expérience en développement de contraintes pour la synthèse logique
• A acquis une certaine exposition aux processus de conception et de vérification asic numériques frontend et backend
• (De préférence) Familier avec l’un des outils : compilateur RTL, Testkompress/Tetramax, Virage/Mentor, mémoire Bist, Mentor Bscan, Mentor SSN, Outils d’équivalence formelle, Nc-sim/questa-sim, contrôle de révision (git..)
• (De préférence) Bonnes compétences en script, TCL / Perl / Phyton

Profil:

• Bonne capacité de résolution de problèmes
• Communiquer efficacement entre les équipes
• Bon niveau d’autonomie, être patient pour apprendre et rechercher des informations techniques
• Bon sens de la flexibilité et de la capacité d’adaptation/sens de l’initiative
• Capacité de documenter et de former les autres sur le travail développé
• Excellente communication orale et écrite en anglais